این پروژه یک بخش به نام clkdiv.vhd وجود دارد که کار این قسمت این است که کلاک لازم را برای وقفه های بین بخش نمایشگر ترافیک ایجاد میکند و در واقعیت به این ماژول نیاز است تا مثلاً برای تولید کلاک یک ثانیه از کلاک 3 کیلو هرتز وقفه ی لازم را تولید کند یا به اصطلاح یک بخش است برای تولید کلاک سنکرون میباشد.در شبیه سازی برای تولید کلاک سرعیتر نیازی به این بخش نیست اما در واقعیت نیاز است این بخش وجود داشته باشد تا از روی کلاک کلی مدار بتوان کلاک یک ثانیه را محاسبه و برای قسمتهای دیگر مدار تولید کرد.شبیه سازی با استفاده از نرم افزار ise انجام شده و فایل پروژه شامل فایل شبیه سازی و پروژه ise میباشد.البته میتوان از کدهای vhdl در این پروژه برای دیگر نرم افزارهای vhdl شبیه به کوارتیوس و اکتیوhdl ومدلسیم هم استفاده کرد.
حداقل اشتراک | محتویات | زمان ایجاد | حجم فایل | تعداد دانلودها |
یک ماهه (VIP) | FPGA | یکشنبه, 06 مرداد 1392 18:27 | 1.64 MB | 1 |
تنها کاربران عضو یا دارای مجوز میتوانند دانلود نمایند |
حداقل اشتراک | محتویات | زمان ایجاد | حجم فایل | تعداد دانلودها |
یک ماهه (VIP) | FPGA | یکشنبه, 06 مرداد 1392 18:28 | 169.68 KB | 0 |
تنها کاربران عضو یا دارای مجوز میتوانند دانلود نمایند |